IBM claims world’s first sub-1 nanometer chip technology

개요

IBM이 개발한 새로운 나노스택(nanostack) 아키텍처 기반 칩 기술은 1나노미터(nm) 이하의 공정 노드를 목표로 하며, 손톱 크기의 칩에 약 1000억 개의 트랜지스터를 집적하여 AI 데이터 센터의 컴퓨팅 성능과 에너지 효율을 크게 향상시킬 수 있습니다.

주요 내용

* 세계 최초의 서브-1나노미터 칩 기술 주장: IBM은 AI 데이터 센터를 위한 세계 최초의 서브-1나노미터 칩 기술이라고 주장하는 새로운 나노스택 아키텍처를 발표했습니다. 이는 이론적으로 1나노미터 이하의 물리적 피처를 가진 칩에서 기대되는 컴퓨팅 성능 향상을 제공합니다.
* 7 옹스트롬(Angstrom) 노드: IBM은 이 기술을 0.7나노미터 노드로 명명했으며, 이는 1나노미터가 10 옹스트롬이라는 점에 착안한 것입니다. 그러나 이 노드 번호는 실제 칩 피처의 물리적 치수와는 직접적인 관련이 없습니다.
* 나노스택 아키텍처: 물리적 스케일링 한계를 극복하기 위해 IBM은 트랜지스터를 수직으로 쌓는 나노스택 아키텍처를 사용합니다. 이는 이전 세대인 2나노미터 노드 칩에서 개발된 나노시트(nanosheet) 트랜지스터 기술을 기반으로 합니다.
* 트랜지스터 집적도 및 성능 향상: 나노스택 아키텍처는 칩당 트랜지스터 집적도를 이전 세대 대비 거의 두 배로 높여, AI 시대에 필요한 컴퓨팅 성능을 50% 향상시키거나 에너지 효율을 70% 높일 수 있을 것으로 예상됩니다.
* SRAM 성능 개선: 또한, 스테거드 채널(staggered-channel) 설계를 통해 SRAM(Static Random-Access Memory) 비트 셀의 스케일링을 40% 개선하여 AI 워크로드에 필요한 높은 대역폭과 효율성을 지원할 수 있습니다.
* 산업계 영향: 나노시트 기술은 이미 3나노미터 및 2나노미터 칩 기술의 기반이 되었으며, IBM의 나노스택 아키텍처는 향후 5년에서 10년 이내에 CPU 및 GPU 등 주요 칩의 새로운 주류 기술이 될 것으로 전망됩니다.

시사점

IBM의 나노스택 아키텍처는 AI 워크로드의 증가로 인해 요구되는 고성능 및 에너지 효율성을 충족시키기 위한 중요한 기술적 진전을 보여주며, 향후 반도체 산업의 로드맵을 재정의할 가능성이 있습니다.